

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number:

60160173 A

(43) Date of publication of application: 21.08.85

(51) Int. CI

H01L 29/78 H01L 21/28 H01L 27/12

(21) Application number: 59016763

(71) Applicant:

SHARP CORP

(22) Date of filing: 30.01.84

(72) Inventor:

TANAKA HIROHISA

TAKATO YUTAKA

MUKAIDONO MITSUHIRO

#### (54) THIN FILM TRANSISTOR

#### (57) Abstract:


PURPOSE: To prevent contamination of semiconductor films during manufacturing processes by forming an insulating layer comprising source and drain electrode lead out holes on a boundary of a semiconductor layer and source and drain electrodes.

CONSTITUTION: Patterning is done after forming a Ta film on a glass substrate to form a gate electrode 20. Next, the electrode 20 is anodized to form a gate insulating film 30 of Ta<sub>2</sub>O<sub>5</sub> on a surface part of this electrode 20. Then an Si<sub>3</sub>N<sub>4</sub> film 31 and an amorphous Si film 40 are laminated on the film 30 followed by patterning to make a two-layer film structure. This film 40 becomes a semiconductor layer of thin film transistor. Next, an Si<sub>3</sub>N<sub>4</sub> film 90 is deposited and is patterned and source and drain electrode lead out holes are opened. Then a source electrode 50 and a drain electrode 60 are formed. In this manufacturing process, the Al film which will become the electrodes 50 and 60 does not comprise an unnecessary contact with the semiconductor layer and the layer 40 is

not contaminated by Al. Accordingly, when the Al film is formed, temperature of a substrate 10 can be increased and contact of the layer 40 with the electrodes 50 and 60

COPYRIGHT. (C)1985,JPO&Japio

becomes good.



			7
		. ' .'	
			•
	•		

# Japanese Publication for Unexamined Patent Application No. 160173/1985 (Tokukaisho 60-160173)

## A. Relevance of the Above-identified Document

This document has relevance to <u>claims 1 through 3,</u>

11, and 29 of the present application.

# B. <u>Translation of the Relevant Passages of the Document</u> [CLAIMS]

A thin film transistor comprising:

an insulating film which is provided between a semiconductor layer and source and drain electrodes which are deposited on the semiconductor layer on a substrate,

wherein the source electrode and the drain electrode are independently in contact with the semiconductor layer via a hole of the insulating layer.


[EMBODIMENTS]

Fig. 7 is a cross section of a TFT structure in accordance with another embodiment of the present invention.

The manufacturing process of the TFT is the same


#### liant shield which is not provided in Fig. 7.

In the present embodiment, the spacing between the



source electrode and the gate electrode is made smaller, and the source electrode and gate electrode are used as a light shield, making it possible to omit the step of forming a light shield.

When the TFT of the present embodiment is used as the address element of the matrix-type liquid crystal display device, by the presence of a thick insulating film between the gate electrode and the pixel electrode, it is possible to eliminate by designing the gaps "a" and "b" between the gate electrode and the pixel electrode as shown in Fig. 3, thus increasing the area of pixel electrode and the numerical aperture. Further, by the presence of a thick insulating film where the gate electrode and the source electrode cross each other, the floating capacitance where these electrodes cross can be reduced.



### 69 日本国特許庁(JP)

40 特許出願公開

# @ 公 開 特 許 公 報 (A)

昭60-160173

@Int\_Cl.4

量別記号

庁内整理番号

母公開 昭和60年(1985)8月21日

H 01 L 29/78 21/28 8422-5F 7638-5F 8122-5F

客を請求 未請求 発明の数 1 (全4)(異)

薄膜トランジスタ ❷発明の名称

27, 12

创特 顧 昭59-16763

昭59(1984)1月30日 田田

B 伊発 明者 明 高 伊発

広 久 裕

大阪市阿倍野区長池町22番22号 大阪市阿倍野区長池町22番22号

シャープ株式会社的 シャープ株式会社内

伊発 明 考

充浩

大阪市阿倍野区長池町22番22号

シャープ株式会社内

シャープ株式会社 の出 順 人

大阪市阿倍野区長池町22番22号

弁理士 福士 愛彦 20代 理 人

外2名

1. 発明の名称

薄膜トランジスタ

- 2. 特許請求の範囲 🦠
  - 1. 基板上に形成された半導体層に準積されるソ ース・ドレイン電極と前記半導体層間に絶縁層 を介在させ、政絶録層の穿設孔を介して前記ソ ース電極とドレイン電極が独立に前記半導体層 と接触していることを特徴とする薄膜トランジ
- 3. 発明の詳細な説明

く技術分野>

に関するものであり 等亿アチルファスシリコ (以下 x-Siと称す)又は少なくとも一部が微緒 晶化したシリコン(以下単に微結晶シリコンと称 **す)を用いた場合に特性が良好で高い信頼性を得** ることができるTFTの構造に関するものである。 く従来技術>

まず、従来の一般的なTFTの構造及びその形

成法について第1図とともに説明する。 夢見 集板 1上にゲート電極2、ゲート絶縁膜3、半導体層 4を順次堆積し、半導体層4上にソース電極5及 びドレイン電極6を形成し、さらに保護膜/、光 シールド8を悪次堆積することによりTFTが作 製される。絶縁基板1としては一般的にガラス板。 セラミック板・石英板等が用いられる。 すた、 ダ ート電極2は A Ł,Ni,Cr,A u 等 の 金属材料。 ゲート絶鉄膜3はSiO, SiO2, A L2O1, Ta2O5, SiaN。等の酸化物又は窒化物。半導体度 # は CdS, CdSe, Te, PbS, a-Si 又は登終珠シ コン等で形成される。ソース電艦 5 及びドレニニ 曾権もしりではよりない ビニースって 解除 →れる☆ 保護譲りはS+0;やはS++' - \* ールド8はAと等の金属材料が用いられる。

半導体層4としてa-Siを用いた場合。フー 電極及びドレイン電極材料としては、ALSL は n f a~S)と 金属の積層膜を使用すること い。とれらを、ソース及びドレイン電価材料し てa-SiのTFTを製作すると次のような問題か 発生する。

- (1) ソース及びドレイン電極としてALを用いた場合、ALの付着強度、膜質の安定性の観点の ち、通常AL 蒸着時に落板温度を高くするたか ち、通常AL 蒸着時に落板温度を高くするため に、aーSi中にAL が拡散し、ソース電極 パターン化後もソース電極とドレイン電極とリース電極とリース電極とドレイン電極との短絡あるには aーSi 裏の 変質の原因となる。一方、低温でAL を蒸着すると付着力が弱く、膜質が不安定となる。
- (2) ソース及びドレイン電框として n<sup>+</sup>a-Si と 金属の積層膜を用いると、TFTは第2図の様 な構造となる。ソース及びドレイン電極の金属 膜としてはTi 等が用いられる。第2図の様な構造のTFTを形成する際、n<sup>+</sup>a-Si 膜 51をパターン化するために、n<sup>+</sup>a-Si 膜 51を a-Si 半導体層に対して選択的にエッチングする必要がある。ところが、n<sup>+</sup>a-Si 膜 とa-Si 半導体層はエッチャントである(HF+HNOa)

温合商液あるいはCF。 プラズマに対して全く 現状性がない。従って、 aーSi 半導体層上の n+aーSi を エッチング するためには、時間制 御により選択エッチングしなければならない。 しかし、 n+aーSi 膜の膜厚・膜質又はエッチング速度のばらつきのため aーSi TFT 製作上の再現性が乏しく、従ってTF T特性の安定性・再現性に乏しいのが現状である。 このようなことがある n+aーSi 膜を選択的にエッチングする 技術を確立することが特性の良好なTF Tを作 製するために必要である。

- (3) 第1図及び第2図の様な構造のTFTでは、 ゲート電極とソース及びドレイン電極との間に かなり大きな容量が存在し、TFTの特性が大 きな影響を受ける。
- (4) 第1図及び第2図の様なTFTをマトリック ス型液晶表示装置のアドレス用の素子として用 いる場合、ゲート電極と絵素電極との間の絶録 膜が薄いため、ゲート電極と絵素電極が重なら ないように、パターンの位置合せやエッチング

の精度を見込んで第3図に平面図で示す如くゲート電極2と絵楽電極100との間にギャップ a及びbを設ける必要がある。このために絵葉 電極100の面積が小さくなり、開口率が低く なってしまう。

く発明の目的>

本発明は上述の問題点に個み、半導体層とソー

ス及びドレイン電極の界面にソース及びドレイン電極引き出し孔を有する絶縁体層を形成することにより、a-Si半導体膜を汚染することなく、n+a-Si 膜とa-Si半導体膜との選択エッチングも容易で、さらにゲート電極とソース及びドレイン電極間の浮遊容量も小さくなり、TFTの動作特性及び信頼性も良好となるTFTを提供することを目的とするものである。

く実施例>

第5図は本発明の一実施例を示すTFTの構成 断面図である。

ガラス基板10上に蒸着法・スパッタリング等の薄膜生成法でTa 膜を層設した後、パターン化処理を介してTa 膜の不要部をエッチング除去し、ゲート電極20とする。次にゲート電極20を陽極酸化してその表面部分にTa 20s の ゲート絶縁 裏30を形成する。この上にブラズマC V D 法によりSisNa 膜31及び a ーSi 膜40を重量して 積層した後、パターン化し、二層膜構造を作製する。この a ーSi 誤40がTFTの半導体層となる。

更に、プラズマCVD法により、SiiN。膜90を地積してパターン化するとともにソース及びドレイン電極引き出し孔を穿設する。次に、Aと膜をSiiN。膜90上に地積し、ソース電極50及にパターン化する。この Aと膜はSiiN。膜90の引き出し孔を介すてVD 競技SiiN。膜90上にSiiN。保護第70を被覆する。最後に、SiiN。保護第70上にAと膜を対る。最後に、SiiN。保護第70上にAと膜を対る。最後に、SiiN。保護第70上にAと膜を対し、光シールド80にパターン化して、TFT る。な光シールド80にパターン化して、TFT とする。このTFTは aーSi 半導体層40と対でスドレイン電極50、60間にSiiN。膜90の絶線層が介在し、この絶線層は陸煙全域に形成されている。

. .

上記製造工程に於いて、ソース及びドレイン電 振50,60となるA4 膜はSiaN4 膜に穿設さ れたソース及びドレイン電極引き出し孔を介して のみa-Si膜40に接してかり、半導体層と不必 要な接触がなく、ソース電板とドレイン電板との

更にプラズマCVD法により、SisNe 保護膜70を積層し、最後にA4膜を堆積して光シールド80にパターン化する。

上記製造工程に於いて、 a-Siの n<sup>+</sup> 膜をエッチングする際エッチングされる a-Siの n<sup>+</sup> 膜の直下にはSi<sub>1</sub> N<sub>4</sub> 膜があるため、 a-Siの n<sup>+</sup> 膜の選択エッチングが可能で、 a-Si 半導体膜の膜厚を輝くすることが可能である。

第7図は本発明の他の実施例を示すTFTの構造断面図である。

製造工程は、光シールドのAと 膜がないのを除き、第5回に示すTFTの製造工程と同様である。 ま実施例では、「一・文電振上ドレイン電振の間 隔を小さく」、「一・文及びドレイン電振を光マー たどとして用い、光マールド形成工程を省略する ことが可能である。

マトリックス型液晶表示装置のアドレス用素子 として本発明のTFTを用いた場合、ゲート電極 と絵景電極との間に厚い絶像体膜が存在すること となるため、設計上第3回に示したゲート電極と 間の a-Si 半導体層がAとで汚染されることがない。使ってAと膜を蒸着法で形成する際、基板温度を高くすることが可能で、a-Si 半導体層とソース及びドレイン電極との接触が良好となる。更に、ゲート電極とソース及びドレイン電極間の浮遊容量も絶難膜が存在することから、小さくなる。第6回は本発明の他の実施例を示すTFTの構造断面図である。

ガラス基板 1 0 上に Ta 膜を形成し、パターン化してゲート電極 2 0 とする。ゲート電極 2 0 を陽極酸化してその表面部分に Ta 2 Os の ゲート絶機膜 3 0 を形成する。

プラズマCVD法により、SisNa膜31及びa-Si膜40を重量して積層し、パターン化して二層膜とする。更に、プラズマCVD法により、SisNa膜90を積層し、a-Si膜40に達する引き出し孔を穿設するとともにパターン化する。プラズマCVD法によりa-Siのn+膜・蒸着法によりTi膜を順次堆積し、ソース電価55,50及びドレイン電価65,60にパターン化する。

#### く発明の効果>

#### 4. 図面の簡単な説明

第1回及び第2回は従来のTFTの構造を示す 断面図である。第3回は、従来のTFTをマトリックス型液晶表示装置のアドレス用業子として用いた場合の平面図である。第4回は従来の改良されたTFTの構造を示す断面図である。第5回乃至第7回は各々本発明の1実施例を説明するTFTの断面図である。

1、10…絶縁落板 2、20…ゲート電極
3、30、31…ゲート絶縁膜 4、40…半導体膜 5、50、51、55…ソース電極 6、60、61、65…ドレイン電極 7、70…保 護膜 8、80…光シールド 9、90…絶操体膜 100…絵業電極

代理人 弁理士 福 士 愛 彦(他2名)

